El “nodo de 1 nm” chino y los chips 2D: qué se logró realmente

El trabajo de Nanjing University, Huawei y otras instituciones reportó transistores FET de disulfuro de molibdeno de una sola capa con un contacted gate pitch de 40 nanómetros. Ese valor corresponde al objetivo que la hoja de ruta IRDS asocia con el nodo tecnológico de 1 nm; no significa que todas las dimensiones físicas del transistor midan un nanómetro.

El dispositivo experimental alcanzó una corriente de 0,79 mA por micrómetro, relación encendido/apagado superior a 10⁷ y una pendiente subumbral de 62 mV por década. Las simulaciones de una arquitectura apilada de cuatro nanosheets proyectaron 46,6 % menos retardo de compuerta que CMOS de silicio en el mismo nodo.

El MoS₂ puede formar canales con espesor atómico y conservar control electrostático cuando el silicio se acerca a sus límites. El avance clave fue reducir la resistencia de contacto mediante antimonio y mantener contactos de aproximadamente 20 nanómetros.

Fudan avanzó en otro frente: integró memoria flash 2D con circuitos CMOS maduros mediante interconexión monolítica de alta densidad. El chip completó tape-out, pero el propio equipo sitúa el escalado a megabytes y una línea piloto en un horizonte de tres a cinco años.

Fudan también probó en órbita un sistema de radiofrecuencia fabricado con una oblea de cuatro pulgadas de MoS₂ monocapa. Tras nueve meses a 517 kilómetros de altitud, informó una tasa de error inferior a uno en cien millones, junto con ventajas de peso y consumo frente a electrónica convencional.

La lectura correcta es que China acumula resultados relevantes en dispositivos, memoria e integración 2D. Aún quedan retos de rendimiento uniforme, rendimiento de fabricación, encapsulado, integración a gran escala y coste antes de hablar de producción comercial de CPUs completas en “1 nm”.